IBM于 周一宣布 ，已与三星、GlobalFoundries及其他设备供应商共同开发出可打造5奈米晶片的制程，并准备在本周于日本京都举行的2017 Symposia on VLSI Technology and Circuits研讨会中公布细节。

相较于7奈米晶片可存放200亿个电晶体，5奈米技术则可在指甲大小的晶片上存放300亿个电晶体。若相比于市场上的10奈米技术，5奈米技术在固定的用电量上可提高40%的效能，或是在同样的效能上可减少75%的电力损耗，不论是对未来的人工智慧系统、虚拟实境或是行动装置的应用都将大有助益。

5奈米晶片主要仰赖了堆叠的纳米片与超紫外线蚀刻技术。

5奈米下的硅纳米片电晶体：

有别于现在市场上主流的鳍式场效电晶体，纳米片是由横向的gate-all-around 电晶体所组成。

IBM表示，他们研究纳米片技术的时间已超过10年，这是业界首次有人能够示范让堆叠纳米片装置的电性优于FinFET架构在设计与制造上的可行性，而纳米片电晶体架构也将取代FinFET主导7奈米晶片之后的制程发展。

另一方面，用于生产7奈米晶片的超紫外线蚀刻技术也被应用在基于纳米片的5奈米晶片上，该技术可在单一生产制程或晶片设计上持续调整纳米片的宽度，能够微调特定电路的效能与电力损耗，而这是受限于鳍高度的FinFET架构制程无法达到的。

有鉴于7奈米晶片要到明年才会商业化，5奈米晶片真正落实在商业产品上的时程可能还要好些年。